3-03058-RH

SEMICONDUCTOR CIRCUIT

Patent Number:

JP8046500

Publication date:

1996-02-16

Inventor(s):

TAKAISHI TORU; others: 01

Applicant(s):

FUJITSU LTD

Requested Patent:

☐ JP8046500

Application Number: JP19940176715 19940728

Priority Number(s):

IPC Classification:

H03K17/16; H03K5/02; H03K19/003

EC Classification:

Equivalents:

KR178834

Abstract

PURPOSE:To prolong the time required to rise and fall the output waveform and to prevent t malfunction due to the change of the waveform of an output voltage signal by changing a control voltage waveform which drives the transistor in an output means by the time function.

CONSTITUTION: The control voltage waveform in a control voltage waveform control means 10 is changed by the time function. For example, the time change rate of a control voltage waveform N2 is changed according to the time change in response to the change of the signal inputted to an input means 2. That is, the internal control output voltage waveform to be outputted from the output circuit is suppressed during the time when the output waveform to be outputted from the output transistor being the output means is changed. The internal control output voltage waveform is changed rapidly in the other time. Thus, the deterioration of the operation speed can be reduced as much as possible and the fluctuation due to the noise or by reflection on the output signal can be suppressed as much as possible.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-46500

(43)公開日 平成8年(1996)2月16日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	ΡI			技術表示箇所
H03K	17/16	Н	9184-5K				
	5/02	Z	-				
	19/003	Z					

審査請求 未請求 請求項の数8 OL (全 16 頁)


(21)出願番号	特顧平6-176715	(71)出顧人	000005223 富士通株式会社
(22)出願日	平成6年(1994)7月28日	·	神奈川県川崎市中原区上小田中1015番地
		(72)発明者	高石 徹 神奈川県川崎市中原区上小田中1015番地
•			富士通株式会社内
* .		(72)発明者	谷澤 哲神奈川県川崎市中原区上小田中1015番地富士通株式会社内
		(74)代理人	弁理士 石田 敬 (外3名)

(54) 【発明の名称】 半導体回路

(57)【要約】 (修正有)

【目的】 半導体回路に於ける出力回路の動作速度を低下させることなく、出力被形の立ち上がり、或いは立ち下がり時間を大きくして出力変化時のリンギング或いはノイズ、更には反射等により出力電圧信号の被形が変化して、誤動作が発生する事を有効に防止出来る半導体回路の出力回路を提供する。

【構成】 入力手段2、トランジスタNM2からなる出力手段4、該入力手段2と該出力手段4との間に配置され、該入力手段2に入力される信号の変化に応答して、該出力手段4に於けるトランジスタを駆動させる制御電圧波形を出力すると共に、当該制御電圧波形を時間の関数で変化させる様に構成された制御電圧波形制御手段10とで構成されている。



【特許請求の範囲】

【請求項1】 入力手段、トランジスタからなる出力手 段、該入力手段と該出力手段との間に配置され、該入力 手段に入力される信号の変化に応答して、該出力手段に 於けるトランジスタを駆動させる制御電圧波形を出力す ると共に、当該制御電圧波形を時間の関数で変化させる 様に構成された制御電圧波形制御手段、とで構成されて いる事を特徴とする半導体回路。

【請求項2】 当該制御電圧波形制御手段は、該入力手 段に入力される信号の変化に応答して、該制御電圧波形 10 を、時間の経過に従って、当該制御電圧波形の時間変化 率が変化する様に変化させる事を特徴とする請求項1記 載の半導体回路。

【請求項3】 当該制御電圧波形制御手段は、該入力手 段に入力される信号の変化に応答して、該制御電圧波形 が、出力手段に於けるトランジスタのしきい値電圧に到 達してから、該出力トランジスタの出力電圧波形が変化 し終わる迄の期間 (第2の期間) においては、その期間 中の該制御電圧波形の該時間変化率を、それ以前の期間 (第1の期間) とそれ以後の期間 (第3の期間) に於け る当該制御電圧波形の時間変化率よりも相対的に小さく 設定する事を特徴とする請求項2記載の半導体回路。

【請求項4】 該制御電圧波形制御手段10は、該入力 手段に入力される信号が、"H"レベルから"L"レベ ルに変化する際に、当該制御電圧波形の時間変化率を変 化させる第1の制御回路14と、該入力手段に入力され る信号が、"L"レベルから"H"レベルに変化する際 に、当該制御電圧波形の時間変化率を変化させる第2の 制御回路15とから構成されている事を特徴とする請求 項1乃至3の何れかに記載の半導体回路。

【請求項5】 該第1の制御回路14は、その入力が該 入力端子部 I Nに接続され、その出力が第1の端子NO 1に接続された第1のインバータINV1、ゲートが前 記第1の端子NO1に接続され、第1ソース/ドレイン (1)を第2の端子NO2に接続すると共に、第2ソース /ドレイン(2)を第3の端子NO3に接続した第1Nチ ャネルトランジスタNM01、ゲートが前記第3の端子 NO3に接続され、第1ソース/ドレイン (3)を接地と すると共に、第2ソース/ドレイン(4)を第2の端子N O2に接続した第1NチャネルトランジスタNM02、 ゲートが高電圧源VDD1に接続され、第1ソース/ド レイン (5) を接地とすると共に、第2ソース/ドレイン (6)を第2の端子NO2に接続した第3Nチャネルトラ ンジスタNM03、その第1の入力(7)を前記入力端子 部 I Nに接続すると共に、その第2の入力(8)を、前記 第3の端子NO3に接続させ、かつその出力 (9)を第4 の端子NO4に接続させた2入力NORゲート回路NO R、ゲートが前記第4の端子NO4に接続され、第1ソ ース/ドレイン(10)を接地とすると共に、第2ソース/ ドレイン(II)を第3の端子NO3に接続した第4Nチャ 50

ネルトランジスタNM04、とから構成されている事を 特徴とする請求項4に記載の半導体回路。

【請求項6】 当該第3のNチャネルトランジスタNM 03は、複数個のNチャネルトランジスタNM031~ NM03nが、直列に接続された構成を有している事を 特徴とする請求項5記載の半導体回路。

【請求項7】 該第2の制御回路15は、ゲートが前記 第1の端子NO1に接続され、第1ソース/ドレイン(1 2)を第5の端子NO5に接続すると共に、第2ソース/ ドレイン(13)を第3の端子NO3に接続した第1Pチャ ネルトランジスタPM01、ゲートが第6の端子NО6 に接続され、第1ソース/ドレイン(14)を髙電圧源VD D2に接続させると共に、第2ソース/ドレイン(15)を 第5の端子NO5に接続した第2Pチャネルトランジス タPM02、ゲートが第7の端子NO7と接続され、第 1ソース/ドレイン(16)を高電圧源VDD3に接続させ ると共に、第2ソース/ドレイン(17)を第5の端子NO 5に接続した第3PチャネルトランジスタPM03、そ の第1の入力(18)を前記入力端子部INに接続すると共 に、その第2の入力(19)を、前記第3の端子NO3に接 続させ、かつその出力(20)を第8の端子NO8に接続さ せた2入力NANDゲート回路NAND、ゲートが前記 第8の端子NO8に接続され、第1ソース/ドレイン(2) 1)を高電圧源VDD4に接続させると共に、第2ソース /ドレイン(22)を第3の端子NO3に接続した第4Pチ ャネルトランジスタPM04、及び前記第1の端子N0 1に入力が接続されると共に、前記第6の端子NO6に 接続される第1の出力(23)と前記第7の端子NO7に接 続される第2の出力(24)を有し、且つ該第1の出力(2 3)の出力電位は、該第2の出力(24)の出力電位より高 く設定されている中間電位発生手段6、とから構成され ている事を特徴とする請求項4記載の半導体回路。

【請求項8】 該中間電位発生手段6は、その入力(25) が、前記第1の端子N01に接続されると共に、その出 力(40)が第9の端子NO9に接続されたインバータIN V2、そのゲートが、前記第1の端子N01に接続され ると共に、第1ソース/ドレイン(26)を接地とすると共 に、第2ソース/ドレイン(27)を第6の端子NO6に接 続した第5NチャネルトランジスタNM052、ゲート が第6の端子NO6に接続され、第1ソース/ドレイン (28) が第9の端子N09と接続すると共に、第2ソース /ドレイン(29)を第6の端子NO6に接続した第5Pチ ャネルトランジスタPM052、ゲートが前記第1の端 子NO2に接続され、第1ソース/ドレイン(30)を接地 とすると共に、第2ソース/ドレイン(31)を第7の端子 NO7に接続した第6NチャネルトランジスタNM05 1、及びゲートが前記第7の端子NO7に接続され、第 1ソース/ドレイン(32)を第6の端子NO6に接続させ すると共に、第2ソース/ドレイン(33)を第7の端子N O7に接続した第6PチャネルトランジスタPM05

30

1、とから構成されている事を特徴とする請求項7記載 の半導体回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体回路に関するもの であり、更に詳しくは、半導体集積回路に於ける小振幅 インターフェイス出力回路の構成に関するものである。 [0002]

【従来の技術】従来、半導体集積回路を中心とする半導 体回路に於いて、信号の入出力時、或いはデータの送受 信中に発生するノイズ或いは反射により、入力された情 報やデータが変化する場合があり、係る問題を回避する 為、例えば出カトランジスタのゲート入力波形を一様に 鈍らせる事により出力波形も鈍らせて、上記ノイズ或い は反射により生ずる信号波形の乱れを減少させる工夫が 成されて来ている。

【0003】図4は、従来から一般的に使用されている 出力回路の構成の一例を示すブロックダイアグラムであ り、入力手段1、2段のインバータからなる駆動手段3 及び出力手段4とから構成されている。又、図5は、上 20 記出力回路に於いて、入力手段に入力信号INが、入力 された場合、第1段のインバータINV1の出力N1と 第2段のインパータINV2の出力N2及び出力手段4 に於ける出力端子のそれぞれに於ける出力波形の概略を 示すグラフであり、図5 (A) は、入力手段への入力信 号が、"L"レベルから"H"レベルに変化した場合の 例を示し、又図5 (B) は、入力手段への入力信号が、 "H" レベルから "L" レベルに変化した場合の例をそ れぞれ示すものである。

【0004】即ち、従来に於いては、上記した問題を回 30 避する為に、特に短い時間で変化する小振幅の出力波形 を鈍らせる為に振幅の大きな内部波形を一様に鈍らせる 方法が採用されている。つまり、図5(A)に示す様 に、入力手段への入力信号が、"L"レベルから"H" レベルに変化した場合に於ける、出力電圧を鈍らせる為 には、例えば図4の第2のインバータINV2を構成す るPーチャネル形トランジスタPM2とNーチャネル形 トランジスタNM2のトランジスタサイズを変更して、 当該INV2の出力N2をO1からO2に変化させる事 になる。

【0005】然しながら、係るINV2の出力N2をO 1からO2に一様に変化させた場合では、出力手段4を 構成するN-チャネル形トランジスタNM3のゲート電 圧が、該トランジスタNM3のしきい値電圧に到達する までは、出力電圧の変化はなく、その間のゲート電圧の 波形の鈍りは、単に出力の遅れとなるだけで、出力電圧 の変化率の減少には余り効果のない。

40

【0006】又、出力電圧が変化し終わった後のゲート 電圧の鈍りも当該出力電圧波形の鈍りには無関係であ る。係る状態は、図5 (B) に示す様に、入力手段への 50

入力信号が、 "H" レベルから "L" レベルに変化した 場合の例に於いても同様の事が言える。つまり、従来の 方法に於いては、ゲート電圧を単に、一様に鈍らせたと しても、全体の遅延時間が大きくなるだけで、出力電圧 の鈍りへの影響は小さく、更に、大きく鈍った上記ゲー ト電圧を、完全に立ち上げ、立ち下げる必要があるの で、動作周波数を髙く設定出来ないと言う欠点があっ た。

【0007】図6は、上記従来の半導体回路に於いて使 用される出力回路を用いて、データ信号を送信した場合 に、ノイズ或いは反射の影響による信号の乱れが、どの 様に発生し、変化するかを検証する為のシミュレーショ ン回路の構成例を示すものである。 図6 に於けるシミュ レーション回路は、入力手段2、2段のインバータ回路 からなる駆動手段3、該駆動手段3の出力波形を一様に 鈍らせるパッファ手段5及び出力手段4とから構成され る従来の出力回路1を内蔵する送信側の出力回路チップ 61に、パッケージ63(Z=50.4、遅延時間=3 55. 5 psec)を介して同軸ケーブル64 (Z=50、 遅延時間=約11nsec)を接続させると共に、適宜の 構成からなる受信手段62に上記と同様のパッケージ6 5 (Z=50.4、遅延時間=355.5psec)を介し て接続させた構成を有している。

【0008】係る構成からなる、シミュレーション回路 を用いて、従来の方法に従って、ゲート電圧を入力信号 電圧に対して鈍らせて出力させた場合に、出力された信 号が如何に変化するかを検証してみた。尚、上記シミュ レーションに於いて、プロセス条件が最良の条件とし て、温度が-40℃、で電源電圧が3.6 Vを採用し、 又プロセス条件が最悪の条件として、温度が125℃、 で電源電圧が3.0 Vを採用した。

【0009】その結果を図7~図12に示す。即ち、図 7~図10は、上記シミュレーション装置を用いて、低 周波入力信号を入力した場合の出力及び伝送波形を示す ものであり、図7は、上記したプロセス条件が最良条件 での出力の立ち下がり、図8は上記したプロセス条件が 最良条件での出力の立ち上がり、図9は、上記したプロ セス条件が最悪条件での出力の立ち下がり、図10は上 記したプロセス条件が最悪条件での出力の立ち上がりを それぞれ示すものである。

【0010】又図11~図12は、同装置に120MH 2 の高周波入力信号を入力した場合の出力及び伝送波形 を示すものである。図7(A)は、入力信号が、"H" レベルから "L" レベルに変化した場合の該駆動手段3 の出力(INV2-OUT)に現れる出力電圧信号S1 と該バッファ手段5の出力(OBI-OUT)の出力電 圧信号S2を示し、図7(B)は、図6に於ける、パッ ケージ63と同軸ケーブル64との間(PINO)の電 圧波形S3を示すものであり、又図7(C)は、図6に 於ける、パッケージ65と受信側の受信手段62との間 (PAD1) の電圧波形S4を示すものである。

【0011】上記の図7(A)~図7(C)より明らかな様に、バッファ5から出力される出力信号波形S2は、駆動手段3の出力波形S1より所定の遅延時間を以て出力されているが、同軸ケーブル64直前の位置(PINO)に於ける電圧波形S3には、ノイズ或いはオーバーシュート、リンギング等によるフラクチュエーションF1が発生している。

【0012】又、受信部側の入力部に於ける電圧波形S 4には、上記したフラクチュエーションF1が伝搬され 10 て、増幅されたフラクチュエーションF2が発生する。 係るフラクチュエーションF2は、受信側のインピーダンスミスマッチ及びパッケージ65のリンギング等により反射が起こり、その影響が、電圧波形S3にフラクチュエーションF3として表れ、更にその影響が、電圧波形S4にフラクチュエーションF4として表れ、その影響が又電圧波形S3にフラクチュエーションF5として表われる事が判る。

【0013】図8(A)~図8(C)は、 入力信号が、"L"レベルから"H"レベル変化した場合の例を 20図7(A)~図7(C)と同様のシミュレーションを行って、それぞれ同様の電圧波形を測定したものである。上記の図8(A)~図8(C)より明らかな様に、入力信号が"L"レベルから"H"レベル変化した場合でも、図7の場合と同様に、ノイズ或いは反射の影響が表れる事が判る。

【0014】又、図9(A)~図9(C)及び図10(A)~図10(C)は、上記と同様のシミュレーションを、上記出力電圧波形S1とS2との遅延時間を、上記のシミュレーションで使用した遅延時間よりも長く設 30定した、条件としては比較的悪い条件が設定されている場合に付いて、入力信号が、"L"レベルから"H"レベルに変化する場合と、"H"レベルから"L"レベルに変化する場合とに別けてそれぞれ測定した結果を示すものである。

【0015】更に、図11及び図12は、上記したシミュレーション装置に於いて、前記した出力回路を用いて、周波数120MHzの高周波入力信号を用いて同様のシミュレーションを実行した結果を示すものである。図11は、出力波形S1とS2との遅延が少ない場合の40例であり、図12は、出力波形S1とS2との遅延が大きく、条件が悪い場合の例を示す。

【0016】図11及び図12から明らかな様に、何れの場合にも、高周波信号を取り扱う場合には、出力電圧信号S3とS4に大きなフラクチュエーション(F1~F5)が発生し、しかもそのフラクチュエーション(F1~F5)は順次増幅される事が判る。つまり、上記シミュレーションより明らかな通り、従来に於いては、遅延時間を長くとって、出力手段の制御入力電圧を鈍らせたとしても、結果的には、出力電圧信号に発生するノイ50

\$4. 聚四甲的中国中国 (1986年) · 1986年(1987年)

ズ或いは反射の影響を取り除く事が出来ない事が理解される。

[0017]

【発明が解決しようとする課題】本発明の目的は、上記した従来技術の欠点を改良し、半導体回路に於ける出力回路の動作速度を低下させることなく、出力波形の立ち上がり、或いは立ち下がり時間を大きくして出力変化時のリンギング或いはノイズ、更には反射等により出力電圧信号の波形が変化して、誤動作が発生する事を有効に防止出来る半導体回路の出力回路を提供するものである。

[0018]

【課題を解決するための手段】本発明は上記した目的を達成するため、以下に記載されたような技術構成を採用するものである。即ち、入力手段、トランジスタからなる出力手段、該入力手段と該出力手段との間に配置され、該入力手段に入力される信号の変化に応答して、該出力手段に於けるトランジスタを駆動させる制御電圧波形を出力すると共に、当該制御電圧波形を時間の関数で変化させる様に構成された制御電圧波形制御手段、とで構成されている出力回路を持つ半導体回路である。

[0019]

【作用】本発明に係る半導体回路は、上記した様な出力 回路を有しているので、当該出力回路の作動時間に於け る、出力手段のゲート電圧が、出力トランジスタのしき い値電圧付近から、出力信号の出力電圧波形が実質的に 変化し終わる迄の間の時間だけ、内部出力波形S 2 を鈍 らせるものである。

【0020】つまり、本発明に於いては、上記した様に、出力手段の出力トランジスタから出力される出力電圧波形が、実質的に変化する期間は、その必要な時間の間出力回路から出力される内部制御出力電圧波形S2を鈍らせておき、その他の時間に於いては、内部制御出力電圧波形S2を早く変化せる事により、動作速度の低下を必要最小限に抑え且つ出力信号に表れるノイズ或いは反射による変動を極力抑える事が出来るのである。

[0021]

【実施例】以下に、本発明に係る半導体回路の一具体例の構成を図面を参照しながら詳細に説明する。図1は、本発明に係る半導体回路に使用される出力回路の基本的な構成例を示すブロックダイアグラムであり、図中、入力手段2、トランジスタNM2からなる出力手段4、該入力手段2と該出力手段4との間に配置され、該入力手段2に入力される信号の変化に応答して、該出力手段4に於けるトランジスタを駆動させる制御電圧波形を出力すると共に、当該制御電圧波形を時間の関数で変化させる様に構成された制御電圧波形制御手段10とで構成されている半導体回路の出力手段が示されている。

【0022】本発明に係る当該制御電圧波形制御手段1 0に於ける制御電圧波形を時間の関数で変化させる様に する為の具体例としては、例えば、該入力手段2に入力 される信号の変化に応答して、該制御電圧波形を、時間 の経過に従って、当該制御電圧波形の時間変化率が変化 する様に変化させるものであり、当該制御電圧波形制御 手段10は、上記した様な機能を有するものであれば、 如何なる回路構成のものでも使用可能である。

【0023】本発明に係る上記制御電圧波形制御手段10の構成とその動作に付いて説明するならば、図1の出力回路に於いて、入力手段2に入力される入力電圧信号INが、図示の様に、高電圧電源VDDと低電圧電源V10SSとの間に配置された制御電圧波形制御手段10に入力され、当該制御電圧波形制御手段10から出力される制御出力電圧波形N2が出力される。

【0024】そして、当該制御出力電圧波形N2が、出力手段4を構成するN-チャネル形トランジスタNM2のゲートに入力され、その結果、当該N-チャネル形トランジスタNM2のソースと終端電圧Vttに設定された電源に接続された抵抗Rとの接続部に設けられた出力端部から出力電圧波形OUTが出力されるものである。

【0025】かかる構成に於いて、本発明に係る制御電 20 圧波形制御手段10は、図2(A)に示す様に、入力信 号INが、"L"レベル(Vss)から"H"レベル

(VDD) に変化する場合に、当該制御電圧波形制御手段10の出力電圧波形N2は、出力トランジスタNM2のしきい値電圧Vthに近づく迄の間に期間a、つまり時刻t1から時刻t2の期間では、該制御出力電圧波形N2の時間変化率が大きくなる様に作動するものである。

【0026】この期間 a の間は、該出力手段 4 の出力波形OUTは、変化せずV t t の電位を維持している。次 30 に、時刻 t 2 から時刻 t 3 の間の期間 b に於いては、出力トランジスタNM 2 のしきい値V t h 付近から当該出力トランジスタNM 2 のゲートを制御する該制御出力電圧波形N 2 の時間変化率を小さくする様に変化させる。

【0027】この期間りの間は、該出力手段4の出力波形OUTは、電位Vttから徐々に低下して期間りの終了時、つまり時刻t3に於いては、略Vssに近い電位を示す事になる。即ち、係る期間りに於いては、出力トランジスタの出力電圧波形が、実質的に変化する時期である。

【0028】その後、時刻t3から時刻t4の間の期間 cに於いては、出力トランジスタNM2の出力電圧液形が、実質的に変化し終わった後、再び当該出力トランジスタNM2のゲートを制御する該制御出力電圧液形N2の時間変化率を大きくする様に変化させる。係る期間 c に於いては、出力トランジスタの出力電圧液形は、略Vssに近い電位を維持して変化する事はない。

【0029】又、図2(B)には、入力信号INが、 "H"レベル(VDD)から"L"レベル(Vss)に 変化する場合の各波形が示されており、当該制御電圧波 50 8

形制御手段10の制御出力電圧波形N2、即ちゲート電圧制御波形は、図示の期間aから期間bの間は、その時間変化率が大である状態から小の状態に連続した湾曲状に変化する様に設計されているものである。

【0030】上記期間aの間は、該出力手段4の出力波形OUTは、変化せずVssの電位を維持しているが、時刻t2以降の期間bの間は、該出力手段4の出力波形OUTは、電位Vssから徐々に上昇して期間bの終了時、つまり時刻t3に於いては、略Vttに近い電位を示す事になる。即ち、係る期間bに於いては、出力トランジスタの出力電圧波形が、実質的に変化する時期である

【0031】次いで、時刻t3と4との間の期間cに於いては、出力トランジスタNM2の出力電圧波形が、実質的に変化し終わった後であり、再び当該出力トランジスタNM2のゲートを制御する該制御出力電圧波形N2の時間変化率を大きくする様に変化させる。係る期間cに於いては、出力トランジスタの出力電圧波形は、略Vttに近い電位を維持して変化する事はない。

【0032】即ち、本発明に終える当該制御電圧液形制御手段10は、該入力手段2に入力される信号の変化に応答して、該制御電圧液形が、出力手段4に於けるトランジスタNM2のしきい値電圧Vthに到達してから、該出力トランジスタNM2の出力電圧液形が変化し終わる迄の期間b(第2の期間)においては、その期間中の該制御電圧液形N2の該時間変化率を、それ以前の期間a(第1の期間)とそれ以後の期間c(第3の期間)に於ける当該制御電圧液形N2の時間変化率よりも相対的に小さく設定するものである。

30 【0033】次に、上記機能を実現する為に使用される、本発明の制御電圧波形制御手段10の具体例に付いてその構成例を以下に説明する。つまり、図3には、本発明に係る該制御電圧波形制御手段10の一具体例の構成を示すブロックダイアグラムであり、従来の出力回路に設けられている駆動手段3をに相当する機能を含み、更に該入力手段2に入力される信号が、"H"レベルから"L"レベルに変化する際に、当該制御電圧波形の時間変化率を変化させる第1の制御回路14と、該入力手段4に入力される信号が、"L"レベルから"H"レベルに変化する際に、当該制御電圧波形の時間変化率を変化させる第1の制御回路15とから構成されているものである。

【0034】本発明に係る該第1の制御回路14のより 具体的な回路構成の例を以下に説明する。即ち、本発明 に係る当該制御電圧波形制御手段10の第1の制御回路 14は、その入力が該入力端子部INに接続され、その 出力が第1の端子NO1に接続された第1のインバータ INV1、ゲートが前記第1の端子NO1に接続され、 第1ソース/ドレイン(1)を第2の端子NO2に接続す ると共に、第2ソース/ドレイン(2)を第3の端子NO

3に接続した第1NチャネルトランジスタNM01、ゲ ートが前記第3の端子NO3に接続され、第1ソース/ ドレイン (3) を接地とすると共に、第2ソース/ドレイ ン(4)を第2の端子NO2に接続した第1Nチャネルト ランジスタNM02、ゲートが高電圧源VDD1に接続 され、第1ソース/ドレイン(5)を接地とすると共に、 第2ソース/ドレイン (6)を第2の端子NO2に接続し た第3NチャネルトランジスタNM03、その第1の入 カ(7)を前記入力端子部INに接続すると共に、その第 2の入力(8)を、前記第3の端子NO3に接続させ、か 10 つその出力(9)を第4の端子NO4に接続させた2入力 NORゲート回路NOR、 ゲートが前記第4の端子N 〇4に接続され、第1ソース/ドレイン(10)を接地とす ると共に、第2ソース/ドレイン(11)を第3の端子NO 3に接続した第4NチャネルトランジスタNM04、と から構成されている制御電圧波形制御手段10である。

【0035】一方、本発明に係る当該制御電圧波形制御手段10の第1の制御回路14に於ける当該第3のNチャネルトランジスタNM03は、複数個のNチャネルトランジスタNM031~NM03nが、直列に接続され20た構成を有しているものでああっても良い。係る複数個のトランジスタを直列に接続させる事によって、当該制御電圧波形N2の時間変化率を小さく出来、又その程度をトランジスタの接続個数により調整する事が可能となる。次に、本発明に係る該第2の制御回路15のより具体的な回路構成の例を以下に説明する。

【0036】即ち、本発明に係る当該制御電圧波形制御 手段10の第2の制御回路15は、そのゲートが前記第 1の端子NO1に接続され、第1ソース/ドレイン(12) を第5の端子NO5に接続すると共に、第2ソース/ド 30 レイン(13)を第3の端子NO3に接続した第1Pチャネ ルトランジスタPM01、ゲートが第6の端子NO6に 接続され、第1ソース/ドレイン(14)を高電圧源VDD 2に接続させると共に、第2ソース/ドレイン(15)を第 5の端子NO5に接続した第2Pチャネルトランジスタ PM02、ゲートが第7の端子NO7と接続され、第1 ソース/ドレイン(16)を高電圧源VDD3に接続させる と共に、第2ソース/ドレイン(17)を第5の端子NO5 に接続した第3PチャネルトランジスタPM03、その 第1の入力(18)を前記入力端子部INに接続すると共 に、その第2の入力(19)を、前記第3の端子NO3に接 続させ、かつその出力(20)を第8の端子NO8に接続さ せた2入力NANDゲート回路NAND、ゲートが前記 第8の端子NO8に接続され、第1ソース/ドレイン(2 1)を高電圧源VDD4に接続させると共に、第2ソース /ドレイン(22)を第3の端子NO3に接続した第4Pチ ャネルトランジスタPM04、及び前記第1の端子N0 1に入力が接続されると共に、前記第6の端子NO6に 接続される第1の出力(23)と前記第7の端子NO7に接 続される第2の出力 (24) を有し、且つ該第1の出力(2 50

3)の出力電位は、該第2の出力(24)の出力電位より高く設定されている中間電位発生手段16、とから構成されているものである。

【0037】更に、本発明に於ける該中間電位発生手段 16は、その入力(25)が、前記第1の端子N01に接続 されると共に、その出力(40)が第9の端子NO9に接続 されたインパータ INV2、ゲートを前記第1の端子N 01に接続されると共に、第1ソース/ドレイン(26)を 接地とすると共に、第2ソース/ドレイン(27)を第6の 端子NO6に接続した第5NチャネルトランジスタNM 052、ゲートが第6の端子NO6に接続され、第1ソ ース/ドレイン(28)が第9の端子N09と接続すると共 に、第2ソース/ドレイン(29)を第6の端子NO6に接 続した第5PチャネルトランジスタPM052、ゲート が前記第1の端子NO1に接続され、第1ソース/ドレ イン(30)を接地とすると共に、第2ソース/ドレイン(3 1)を第7の端子NO7に接続した第6Nチャネルトラン ジスタNM051、及びゲートが前記第7の端子NO7 に接続され、第1ソース/ドレイン(32)を第6の端子N 〇6に接続させすると共に、第2ソース/ドレイン(33) を第7の端子NO7に接続した第6Pチャネルトランジ スタPM051、とから構成されているものである。

【0038】上記した本発明に係る半導体回路に使用される該制御電圧波形制御手段10の動作を説明するならば、図2(A)に示す様に、先ず入力手段2に入力される入力信号INが"L"レベルから"H"レベルに変化する場合に、インバータINV1により第1の端子NO1は"H"レベルから"L"レベルに変化し、期間

(A) に於いては、第1のNーチャネル形トランジスタ NM01は、OFFとなり、NORゲート回路NORの 出力端子NO4に於ける出力信号は"L"レベルとなるので、第4のNーチャネル形トランジスタNM04もOFFとなる。

【0039】初期状態では、第3の端子N03は、 "L"レベルであるので、第8の端子n08に於けるN ANDゲート回路NANDの出力は"H"レベルとなり、従って、Pーチャネル形トランジスタPMO4はO FFとなる。一方、第1の端子NO1が変化する迄は、 Nーチャネル形トランジスタNM051とNM052は ONとなり、又第9の端子NO9は"L"レベルであるから第6の端子NO6と第7の端子NO7は、共にVs sのレベルと保っている。

【0040】次に、第1の端子NO1が"L"レベルとなる事によって、該Nーチャネル形トランジスタNM051とNM052はOFFとなり、又、第9の端子NO9は"H"レベルとなるので、第6の端子NO6と第7の端子NO7の電位は、共に上昇する。この時、ダイオードとして使用されているPーチャネル形トランジスタPM051とPM052の電圧降下によって、該第6の端子NO6と第7の端子NO7の電位は、VDDよりも

低くなる。

【0041】此処で、本発明に於いては、上記した作動を実現する為に、該第6の端子NO6の出力電圧が該Pーチャネル形トランジスタPM02のしきい値電圧Vth1以上となる様に、又該第7の端子NO7の出力電圧は該Pーチャネル形トランジスタPM03のしきい値電圧Vth2以下となる様に、該Pーチャネル形トランジスタPM051とPM052のサイズを調整するものである。

【0042】係る構成を採用しているので、本発明に於 10 いては、該Pーチャネル形トランジスタPM02は、直ちにOFFとなるが、該Pーチャネル形トランジスタPM03はONの状態を継続する。この時、プロセス条件や温度等の条件がよい場合には、該Pーチャネル形トランジスタPM02とPM03の抵抗が高くなり、該条件が悪い場合には、該抵抗が低くなるので、プロセス条件や温度等の条件が変化しても、該制御電圧波形N2の時間変化率の差は小さくなる。

【0043】当該入力信号が変化してから短い時間に於いて、該Pーチャネル形トランジスタPM02とPM03がONとなっているので、第3の端子の電圧は、早く立ち上がる。次に、期間(B)に於いては、前記期間に於いて、当該制御電圧波形N2が、短期間に上昇し、第6の端子NO6の電位は、該Pーチャネル形トランジスタPM02のしきい値Vth2をこえるので、当該Pーチャネル形トランジスタPM02はOFFとなり、Pーチャネル形トランジスタPM03のみがONしている状態となる。

【0044】従って、第3の端子NO3に於ける制御電 圧波形N2の時間変化率は小さくなる。更に、期間

30

(C) に於いては、NANDゲート回路NANDNO遅延時間だけ遅れて第8の端子NO8の電位が"L"レベルとなり、当該Pーチャネル形トランジスタPM04はONとなり、その結果、当該Pーチャネル形トランジスタPM04によって、該第3の端子NO3の電位は、大きな時間変化率で、VDD迄上昇し、それによって、当該出力手段4に於ける出力OUTの電位は、Vttから、Vssに低下する事になる。

【0045】一方、図2(B)に示す様に、入力手段2に入力される入力信号INが"H"レベルから"L"レ 40ベルに変化する場合に、インバータINV1により第1の端子NO1は"L"レベルから"H"レベルに変化し、期間(A)に於いては、該第1のPーチャネル形トランジスタPM01はOFFとなり、NANDゲート回路NANDNOの出力である第8の端子NO8が"H"レベルとなるので、Pーチャネル形トランジスタPM04はOFFとなる。

【0046】初期状態では、第3の端子N03は、 "H"レベルであるので、第9の端子N09に於けるN ORゲート回路NORの出力は"L"レベルとなり、従 50 12

って、Nーチャネル形トランジスタNMO4はOFFとなり又、Nーチャネル形トランジスタNMO2はONとなっている。つまり、係る状態に於いては、トランジスタサイズに大きいNーチャネル形トランジスタNM01とNM02及びトランジスタサイズの小さいNーチャネル形トランジスタNM031~NM034とがON状態となっているので、第3の端子NO3に出力される制御信号電圧は、大きな時間変化率をもって降下する事になる。

【0047】次に、期間(B)に於いては、該第3の端子NO3の電位が下がって来ると、該Nーチャネル形トランジスタNM02は、徐々にOFFとなり、Nーチャネル形トランジスタNM01とNMO31~NM034のみがON状態にある事になり、その結果、第3の端子NO3の電位の時間変化率は小さくなる。又、期間

(C) に於いては、やがて第3の端子NO3の電位が、NORゲート回路NORのしきい値電圧Vth3を越えて低下した場合に、入力信号の電位は"L"レベルとなっているので、第4の端子NO4に於ける出力信号の電 20 圧は"H"レベルとなり、その為該Nーチャネル形トランジスタNM04がONとなる。

【0048】該トランジスタNM04がONとなる事によって、該第3の端子NO3の電位は大きな時間変化率でVss迄降下する。プロセス条件や温度等の条件のばらつきに対しては、最終段のNーチャネル形トランジスタNM04のしきい値電圧Vth4の変化と平行して、Nーチャネル形トランジスタNM02のしきい値電圧Vth5も変化することにより、第3の端子NO3の電圧波形も変化し、結果として回路全体の遅延時間の変動は小さくなる。

【0049】本発明に係る上記した制御電圧波形制御手段10を用いて、半導体回路に於ける出力信号の変化を、図6に示すシミュレーション装置を用い、図7~図12に示すものと同一の条件でシミュレーションを行った結果を図13~図18に示す。即ち、図13(A)~図13(C)は、上記図7(A)~図7(C)に対応したシミュレーションを行いその結果を示したものであり、又 図14(A)~図14(C)は、前記した図8(A)~図8(C)に対応したシミュレーションを行いその結果を示したものである。

【0050】又、図15 (A) ~図15 (C) は、上記図9 (A) ~図9 (C) に対応したシミュレーションを行いその結果を示したものであり、又 図16 (A) ~ 図16 (C) は、前記した図10 (A) ~図10 (C) に対応したシミュレーションを行いその結果を示したものである。更に、図17 (A) ~図17 (C) は、上記図11 (A) ~図11 (C) に対応したシミュレーションを行いその結果を示したものであり、又 図18 (A) ~図18 (C) は、前記した図12 (A) ~図1

2 (C) に対応したシミュレーションを行いその結果を

示したものである。

【0051】上記した図13~図18から理解される様に、本発明に係る制御電圧波形制御手段10を用いて構成された出力回路1を使用した場合には、出力信号変化時のリンギングやノイズ或いは反射等の原因による波形の劣化が、従来の出力回路を使用した場合に比べて大幅に低減されており、特に、高周波信号を入力した場合にも、条件の悪い環境であっても、出力信号変化時のリンギングやノイズ或いは反射とうの原因による波形の劣化が、大幅に低減されており、正常に作動する事が確認さ 10れた。

【0052】次に、本発明に係る制御電圧波形制御手段 10を用いた出力回路と従来の出力回路に於ける動作の相違について、より具体的な構成を参照しながら、両者の比較を行った。図19は、本比較実験に使用されるオープンドレインタイプの従来の出力回路1の構成を示すブロックダイアグラムであって、基本的には、入力手段 2、3、3 Vの高電圧電源に接続された2段のインバータ INV1、INV2からなる駆動手段3及びNーチャネル形トランジスタMOSFETトランジスタ100を 20含む出力手段4とから構成さた、図4と略同一の構成を有する出力回路であり、該Nーチャネル形トランジスタ100のソースは、500HMの抵抗を介して1、2 Vの電源に接続されている。

【0053】尚、本比較例に於いては、前記インバータ INV2を構成するPーチャネル形トランジスタWPと Nーチャネル形トランジスタWNとを変化させたものを 使用するものであって、従来例Aに於いては、トランジ スタサイズをWP=1, WN=1/3と設定し、又従来 例Bに於いては、トランジスタサイズをWP=6, WN 30 =2と設定したものである。

【0054】一方、図20は、本発明に係る制御電圧波形制御手段10を使用した出力回路1の一例を示すものであり、入力手段2と出力手段4の構成は、図19の従来の出力回路と同一にしてある。尚、図19及び図20に於いてVCN1は、Nーチャネル形トランジスタ100のゲートに入力される制御電圧信号を示し、又VCNは、当該出力手段4の出力信号を示している。

【0055】上記2種の従来の出力回路と1種の本発明に係る出力回路とに同一の入力信号波形を入力した場合 40に、出力回路の出力手段に於ける信号波形が如何に変化するかをシミュレーションしたものである。此処で、本比較実験に於いて、測定した信号波形の特性値は、次の通りである。 即ち、(1)上記Nーチャネル形トランジスタ100のゲート入力信号の立ち上がり/立ち下が時間、(2)上記Nーチャネル形トランジスタ100のゲート入力信号と出力信号の伝播遅延時間、(3)上記Nーチャネル形トランジスタ100のゲート入力信号の時間変化率である。

【0056】又、本比較実験に於ける各パラメータを以 50 段10を用いた出力回路に於ける該制御電圧信号VCN

14

下の様に定義する。 即ち、

(a) 立ち上がり時間 (Tsup)

信号が高電圧源と接地間の電圧の5%から95%に変化するまでの時間

(b) 立ち下がり時間 (Tsdown)

信号が高電圧源と接地間の電圧の95%から5%に変化 するまでの時間

(c) 最大動作周波数 (f max)

立ち上がり/立ち下がり時間から求まる最大動作周波数 Tsmax=MAX(Tsup, Tsdown)とすると、

 $f \max = 1 / (2 \times T \operatorname{smax})$

(d) 遅延時間

出力立ち上がりのとき(Tup)

オープンドレインN - チャネルトランジスタのゲート入 カ信号が95%に達してから出力信号が0.8Vに達す るまでの時間、

出力立ち下がりのとき (Tdown)

オープンドレインNーチャネルトランジスタのゲート入力信号が5%に達してから出力信号が0.8Vに達するまでの時間、

(e) ゲート信号時間変化率 (ΔV)

オープンドレインN-チャネルトランジスタのゲート入 カ信号が1.3Vの時の傾き(dVg/dt)

上記の方法により、シミュレーションした結果、図19 と図20に示されている Nーチャネル形トランジスタ 100のゲートに入力される制御電圧信号VCN1と出力手段4の出力信号VCXの測定結果を図21(A)及び(B)に示している。

【0057】即ち、図21(A)に於いては、従来例A に於ける、入力手段2に入力された入力信号INが、

"L"レベルから"H"レベルに変化する時の、該制御電圧信号VCN1の変化の様子を示すグラフG1と出力手段4の出力信号VCXの変化を示すグラフG2が示されていると共に、従来例Bに於ける、該制御電圧信号VCN1の変化を示すグラフG3と出力手段4の出力信号VCXの変化を示すグラフG4が示されている。

【0058】更には、本発明に係る制御電圧波形制御手段10を用いた出力回路に於ける該制御電圧信号VCN1の変化を示すグラフG5と出力手段4の出力信号VCXの変化を示すグラフG6が示されている。又、図21(B)に於いては、従来例Aに於ける、入力手段2に入力された入力信号INが、"H"レベルから"L"レベルに変化する時の、該制御電圧信号VCN1の変化の様子を示すグラフg1と出力手段4の出力信号VCXの変化を示すグラフg2が示されていると共に、従来例Bに於ける、該制御電圧信号VCN1の変化を示すグラフg3と出力手段4の出力信号VCXの変化を示すグラフg4が示されている。

【0059】更には、本発明に係る制御電圧波形制御手段10を用いた出力回路に於ける該制御電圧信号VCN

15

1の変化を示すグラフg5と出力手段4の出力信号VCXの変化を示すグラフg6が示されている。上記の実験結果により得られた図21(A)及び(B)の波形図から、前記で定義した特性パラメータを算出した結果を表1に示す。

[0060]

【表1】

	従来例A	従来例 B	本発明
Tsup	1.55m(sec)	5. 90a	2. 17n
Tup	0.87a(sec)	1.66n	1. 25n
△Vup	3340E6(V/sec)	709E6	823E6
Tsdown	1.42	5. 05	2. 19
Tdown	1.44n	3. 04n	1.64n
△Vdown	-2080E6	-595E6	-494E6
fmax	322MHz	84MHz	228MHz

【0061】即ち、上記の表から判る様に、反射、ノイズ等を吸収する為いゲート入力波形を従来の様に単純に鈍らせる場合(従来例B)では、立ち上がり/立ち下がり時間(Tsup/Tsdown)が大きくなり、最大動作周波数が低くなる。又、出力伝播遅延時間(Tup/Tdown)も大きくなる。一方、従来例Aの様に、ゲート入力波形の立ち上がり/立ち下がり時間(Tsup/Tsdown)が小さくすると、最大動作周波数は高くなるが、グラフから判る様に、ノイズが大きくなると言う欠点がある。

【0062】本発明に係る出力回路に於いては、しきい値電圧付近のゲート信号変化率は、従来例Bに近くなっているが、立ち上がり/立ち下がり時間(Tsup/Tsdown)は小さくなっており、より高い周波数で動作が可能となっている。更に、出力遅延時間もより小さくなっている事が判る。

[0063]

【発明の効果】本発明に係る半導体回路に使用される出力回路は、上記した様な構成を有するものであるので、入力信号が変化した場合に於ける動作速度を大きく低下させることなく、実質的に、当該出力波形の立ち上がり若しくは立ち下がりに要する時間を長く設定出来る様に 40したものであるので、出力変化時のリンギング、ノイズ、あるいは、反射等による出力信号波形の変化、劣化を有効に防止する事が出来る。

【図面の簡単な説明】

【図1】図1は、本発明に係る出力回路の一具体例の構成を示すプロックダイアグラムである。

【図2】図2(A)及び図2(B)は、本発明に於ける出力回路に於ける制御電圧波形の変化を説明する図であり、図2(A)は、入力信号が"L"レベルから"H"レベルに変化した場合の制御電圧波形であり、又図2

(B) は、その逆の例を示す制御電圧波形である。

【図3】図3は、本発明に係る出力回路に使用される制 御電圧波形制御手段の一具体例の構成を示すブロックダ イアグラムである。

【図4】図4は、従来に於ける出力回路の構成例を示す ブロックダイアグラムである。

【図5】図5(A)及び図5(B)は、従来の出力回路に於ける制御電圧波形の変化を説明する図であり、図5(A)は、入力信号が"L"レベルから"H"レベルに変化した場合の制御電圧波形であり、又図5(B)は、その逆の例を示す制御電圧波形である。

【図6】図6は、本発明に於いて、出力回路の特性を検証する為のシミュレーション装置の構成例を示すプロックダイアグラムである。

【図7】図7(A)~図7(C)は、従来に於ける出力 回路の出力波形をシミュレーションにより得られた電圧 波形を示すグラフである。

【図8】図8(A)~図8(C)は、従来に於ける出力 回路の出力波形をシミュレーションにより得られた電圧 波形を示すグラフである。

20

【図9】図9(A)~図9(C)は、従来に於ける出力回路の出力波形をシミュレーションにより得られた電圧波形を示すグラフである。

【図10】図10 (A) \sim 図10 (C) は、従来に於ける出力回路の出力波形をシミュレーションにより得られた電圧波形を示すグラフである。

【図11】図11(A)~図11(C)は、従来に於ける出力回路の出力波形をシミュレーションにより得られた電圧波形を示すグラフである。

【図12】図12(A)~図12(C)は、従来に於ける出力回路の出力波形をシミュレーションにより得られた電圧波形を示すグラフである。

【図13】図13(A)~図13(C)は、本発明に於ける出力回路の出力波形をシミュレーションにより得られた電圧波形を示すグラフである。

【図14】図14(A)~図14(C)は、本発明に於ける出力回路の出力波形をシミュレーションにより得られた電圧波形を示すグラフである。

【図15】図15 (A) ~図15 (C) は、本発明に於ける出力回路の出力波形をシミュレーションにより得られた電圧波形を示すグラフである。

【図16】図16(A)~図16(C)は、本発明に於ける出力回路の出力波形をシミュレーションにより得られた電圧波形を示すグラフである。

【図17】図17(A)~図17(C)は、本発明に於ける出力回路の出力波形をシミュレーションにより得られた電圧波形を示すグラフである。

【図18】図18 (A) ~図18 (C) は、本発明に於ける出力回路の出力波形をシミュレーションにより得られた電圧波形を示すグラフである。

【図19】図19は、比較実験に使用した従来の出力回路の構成例を示すプロックダイアグラムである。

【図20】図20は、比較実験に使用した本発明に係る 出力回路の構成例を示すブロックダイアグラムである。

【図21】図21は、比較実験の結果得られた当該各出力回路の出力波形を示すグラフであり、図21 (A)は、入力信号が、"L"レベルから"H"レベルに変化した場合の出力波形グラフであり、図21 (B)は、入力信号が、"H"レベルから"L"レベルに変化した場合の出力波形グラフである。

【符号の説明】

1…半導体回路

2…入力手段

3…駆動手段

4…出力手段

5…パッファー

10…制御電圧波形制御手段

14…第1の制御回路

15…第2の制御回路

16…中間電位発生回路


61…送信側の出力回路チップ

62…受信側のチップ

63、65…パッケージ


64…同軸ケーブル

【図1】




[図2]


[図5]









[図4]




【図6】




[図7]









[図9]




【図10】




【図11】




[図12]




【図13】




[図14]




[図15]




【図16】




[図17]



[図18]



【図19】



【図20】

